DRAM

Dynamic Random Access Memory
1 트랜지스터 1 커패시터를 단위 셀로 구성하는 메모리 소자
(휘발성 메모리로 64ms / 256ms 정도에 한 번씩 Refresh 필요)
(읽기 과정 자체가 전하 상태를 되돌리는 행위로 주기적으로 반복하는 것)
도체에 정보 저장하기 때문에 누설


Gate 전극에 연결된 도선 = Word Line(WL) : 커패시터 접근 여부 결정
Source(Drain)에 연결된 도선 = Bit Line(BL) : 데이터를 읽고 쓰는 역할


데이터 저장 과정
1) WL을 ON (BL에 전압을 인가해 커패시터 충방전)
2) WL을 OFF (저장된 데이터를 기억)

데이터 읽기 과정
1) WL을 ON (커패시터 전하를 BL과 공유)
2) BL의 미세한 전압 변화를 증폭해 데이터 읽음


NMOS Tr을 사용해 문턱전압을 높게 설정하여
누설전류를 줄여주면 Refresh 간격을 길게 할 수 있다.
(RCAT, FCAT 등)


1) 전하가 빠져나가도 읽는 데 문제없게 충분한 양의 전하를 저장하는 방법
$C = \epsilon\frac{S}{d} = k\epsilon_{0}\frac{S}{d}$
유전체 두께를 낮추거나, 면적을 키우고, 고유전율 물체를 사용해야 한다.

산화막 두께 줄이기 -> 누설전류 급격히 증가 -> Refresh 시간 짧아짐
평면 Capacitor -> Stack or Trench Capacitor로 3D 구조 면적 증가 -> High Aspect Ratio
SiO₂ -> ONO -> Al₂O₃ -> HfO₂ -> ZrO₂ -> ZrO₂/Al₂O₃/ZrO₂ -> BST
p-Si의 경우 공핍층 증가 -> TiN, Ru 등의 전극으로 대체 고려

but 충방전 시간이 길어지면 DRAM 동작속도 느려질 수 있음


2) 누설전류를 작게 하는 방법
Junction leakage / Cell 2 Cell leakage / Cell Tr. Off-Current / 
GIDL / Dielectric leakage / Gate Tr. Oxide leakage / Insulator(Nitride, TEOS) leakage

문턱전압을 크게 하거나 유효 채널 길이 늘리는 RCAT, FinFET Array 등 사용
도핑 농도 조절, 열처리 통한 결함 방지 등등


DRAM Write 속도 = 얼마나 빨리 충전할 수 있는가
C 작을수록, I_on이 클수록 빠르게 충전 가능
but C 작을수록 Refresh time 짧아짐

---

용어 설명

Single Data Rate
Clock Cycle 1개당 1개의 명령을 받는 방식

Double Data Rate
Clock Cycle 1개당 2개의 명령을 받는 방식
(Rising signal / Falling signal 모두 사용)

현재 통용되는 제품은 DDR로 버전에 따라 뒤에 숫자가 붙는다.
모바일의 경우 저전력이 필요해 앞에 Low Power가 붙고
빠른 동작이 필요한 그래픽용 제품으로는 앞에 Graphic이 붙는다.